• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明描述一種提供介於一積體電路上之半導體裝置之間的額外作用區域之隔離區域。在一項實施例中，本發明包括：具有一源極、一汲極及介於該源極與該汲極之間的一閘極之一影像感測器之一互補金屬氧化物半導體電晶體，該電晶體具有用以在該閘極之影響下耦合該源極與該汲極之一通道；及一隔離障壁，其圍繞該源極及該汲極之一周邊以將該源極及該汲極與其他裝置隔離，其中該隔離障壁距該通道之中心部分某一距離。
    公开号:TW201316453A
    申请号:TW101127623
    申请日:2012-07-31
    公开日:2013-04-16
    发明作者:Hsin-Chih Tai；Keh-Chiang Ku；Duli Mao；Vincent Venezia；Gang Chen
    申请人:Omnivision Tech Inc；
    IPC主号:H01L27-00
    专利说明:
    介於具有額外作用區域之半導體裝置之間之隔離區域
    本發明大體而言係關於積體電路，且更特定而言，係關於互補金屬氧化物半導體影像感測器電路中之隨機電報信號雜訊之減小。
    在積體電路中，設計者試圖增加電路密度。換言之，設計者試圖將更多電子裝置置放在相同空間量中。作用裝置位於稱為作用區域之區域中。其他區域用絕緣體、間隔件或間隙填充，該等絕緣體、間隔件或間隙歸因於特定佈局設計或製造設備之侷限性而完全不能加以使用。
    在光學感測器中，設計者試圖增加與其他裝置相比用於光電二極體(或任何其他類型之光學感測器)之空間量。此允許相同空間量中之較大光電部位或較多光電部位，從而提高感測器輸出之品質，或減小具有相同品質之感測器之總體大小，或實現上述兩個目的。對於光學感測器，針對相同總面積量增加作用區域之量可允許較高品質之電路，或允許用於非光電部位之電子裝置之空間減小。
    積體電路中使用STI(淺渠溝隔離)及STI植入保護來保護裝置使其免受其他附近裝置影響。STI尤其可用於提供保護以免受累積電荷之裝置(諸如，電容器、光電二極體及電力供應組件)影響。當電晶體使用STI及STI植入保護時，裝置之作用區域之寬度變小許多。對於電晶體，閘極區域下方之作用區域通常將減小。因此，使得裝置不太有效或必須製造得較大以適應STI及STI植入保護。
    對於光電二極體及感測器陣列，隨著製程按比例縮減且裝置變小，光電二極體累積之電荷量變小。當信號位準減小時，信雜比變小。為了維持相同信號品質，雜訊位準亦必須減小。感測器陣列中之一個雜訊源為RTS(隨機電報信號)雜訊，但亦存在其他雜訊源。RTS雜訊至少部分由系統中Si與SiO2層之間的界面處之缺陷引起。咸信電荷載流子在此等界面缺陷處被截留及釋放。缺陷之另一側測得之電荷將隨著電荷在缺陷上流動而隨機增加或減小。雖然此雜訊可引起多種裝置中之問題，但其對於像素內源極隨耦器電晶體具有顯著效果。在低光位準下，來自源極隨耦器之RTS雜訊係限制成像品質之主要雜訊源。
    使用多種雜訊減小技術來減小RTS雜訊之影響。相關雙取樣(例如)減小多種隨機雜訊源之影響。然而，其並不完全消除RTS雜訊。像素亦可經實體修改以減小RTS及其他雜訊源之影響。內埋式通道源極隨耦器具有較少RTS雜訊。此可能係因為內埋式通道推動通道中之最高電位遠離Si-SiO2界面，從而使載流子由Si-SiO2界面處之缺陷截留之可能性最小化。此等方法均需要較大面積，從而減小像素密度且增加成本。
    參看以下圖式描述本發明之非限制性且非詳盡實施例，在圖式中，除非另外指定，否則相同參考數字在各圖中始終指代相同零件。
    根據本發明之一項實施例，加寬源極隨耦器閘極區域正下方之通道。此可藉由移除閘極電極下方之大部分STI(淺渠溝隔離)及鄰近之STI保護摻雜特徵來完成。此等兩個特徵有效地使與其一起使用之電晶體通道變窄。加寬其多晶矽閘極電極下方之源極隨耦器電晶體通道可用於減少通道邊緣處之STI界面處的電子截留。
    在本發明之一項實施例中，將額外作用區域添加至介於電晶體與鄰近作用區域之間的區域。此可藉由避免STI及STI保護植入(針對NMOS之p型，針對PMOS之n型)而增大裝置寬度。代替於STI結構，添加作用區域。增大之作用區域致使自源極至汲極之電子流遠離STI側壁。因此，沿著STI側壁及沿著STI之典型頂部隅角之任何電子截留及釋放可得以顯著最小化。
    本文中描述在閘極下方具有較寬作用區域之電晶體之實施例。在以下描述中，陳述眾多特定細節以提供對實施例之透徹理解。然而，熟習相關技術者將認識到，本文描述之技術可在無特定細節中之一者或一者以上之情況下或利用其他方法、組件、材料等來實踐。在其他例子中，未展示或描述眾所周知之結構、材料或操作以免混淆某些態樣。
    貫穿於本說明書中提及「一項實施例」或「一實施例」意謂結合該實施例描述之特定特徵、結構或特性包括在本發明之至少一項實施例中。因此，在整個本說明書中多處出現之片語「在一項實施例中」或「在一實施例中」未必係指同一項實施例。此外，在一或多項實施例中，特定特徵、結構或特性可以任何合適方式組合。如本文中使用之術語「或」通常意圖涵蓋包括性功能之含義，諸如「及/或」。
    一般而言，積體電路包含用於多種應用之電路。該等應用使用諸如邏輯裝置、成像器(包括CMOS及CCD成像器)及記憶體(諸如，DRAM及基於NOR及NAND之快閃記憶體裝置)之各種各樣的裝置。此等裝置通常採用電晶體用於實現多種功能，包括信號之切換及放大。本發明在CMOS(互補金屬氧化物半導體)成像積體電路之情境下以相機晶片形式呈現，該相機晶片適於與相機一起使用以實現機器視覺、記錄及通信，然而本發明不限於此。
    術語「基板」包括使用基於矽、矽-鍺、鍺、砷化鎵等之半導體形成之基板。術語基板亦可指代已在基板上執行以在基板中形成區及/或接面之先前製程步驟。術語基板亦可包括各種技術，諸如摻雜及未摻雜半導體、矽之磊晶層及在基板上形成之其他半導體結構。雖然在基板上之電晶體之情境中描述本發明，但可在可稍後薄化之基板上形成該等結構。
    圖1A為可在用於光感測器陣列之積體電路之基板上實施的習知電晶體結構100及相關環境之俯視圖之圖。電晶體可為如下文描述之感測器陣列之源極隨耦器或任何其他電晶體。電晶體建置於其中形成有摻雜層120或植入井之基板上。
    電晶體之源極180及汲極190安置在中心閘極電極150之任一側上。源極電極接點185、汲極電極接點195及閘極電極接點170允許對電晶體之節點進行電連接。隔離結構155形成在源極、汲極及閘極之作用區域周圍。可使用諸如淺渠溝隔離(STI)或局部矽氧化(LOCOS)之製程形成隔離結構155。STI可由形成在STI之任一側上之STI保護植入層145圍繞。
    光敏區域125形成在電晶體之任一側上之摻雜層中。光電二極體亦由諸如STI及保護性植入物145之隔離結構155圍繞以將其與其他附近電路隔離。在所說明之實例中，電晶體可為介於影像感測器陣列之光電二極體之間的源極隨耦器電晶體。然而，本發明不限於此。
    圖1B為沿著圖1A之線B-B截取的圖1A之結構100之橫截面之圖。習知電晶體結構實施於用於光感測器陣列之積體電路之基板110上。摻雜層120或植入井形成在基板中作為電晶體之基底。通常形成具有一種電導率或摻雜類型(諸如，p型)之摻雜植入區域120。基板通常為相同摻雜類型(諸如，p型)。
    光敏區域及電晶體兩者均具有相關聯作用區域，該等作用區域為藉由STI區圍封且劃定在基板之表面處之與每一裝置相關聯的彼等基板表面區域。在所說明之實例中，由STI圍封之任何表面區均為作用區域。可藉由形成可延伸至基板深處之n型摻雜區及各種接觸結構(未圖示)來形成光敏區域125。光電二極體展示為一般化形狀以便簡化圖示。如眾所周知的，釘紮層135形成在光電二極體上方。
    STI隔離結構155形成在p井120附近或內部以隔離電晶體，且亦圍繞光電二極體以隔離光電二極體。可藉由在摻雜層120內蝕刻空隙並在空隙內沈積介電質材料(諸如，二氧化矽)來形成使用STI製程之隔離結構155。沈積之介電質材料可使用CMP加以平坦化。STI保護植入層145形成在STI之任一側上，此通常在形成空隙之後但在沈積STI之介電質填充材料之前進行。此可藉由將諸如硼之額外摻雜劑材料植入至摻雜矽層120中以形成保護層來形成。STI保護植入物充當保護障壁，且有助於保持鄰近裝置之移動載流子遠離STI缺陷，但若保護植入物之任何部分到達電晶體之作用區域中，則其可消耗其作用區域之電晶體通道部分之一些有效電寬度。
    電晶體閘極包括形成在閘極氧化物層130上之電晶體閘極電極150。閘極氧化物層130生長在所有作用區域之頂部上，且在製造製程結束時至少保持在電晶體閘極電極與電晶體作用區域之間的交叉點處。介電層165形成在中心閘極電極150與閘極氧化物層130上。
    電晶體之源極及汲極(未圖示)沿著與圖1B所示之橫截面之面成直角之軸線安置。源極及汲極形成在電晶體之先前界定之作用區域內。源極與汲極之間及閘極下方(其中發生跨導)之區域為電晶體通道區。
    電晶體閘極電極150通常由多晶矽組成，且形成於作用區域之部分及隔離結構155之部分上。
    額外層(例如，尤其是絕緣層165)可形成在電晶體閘極電極150及隔離STI結構155及保護性植入物145之區上。金屬接點(例如，接點170)可藉由蝕刻腔並用金屬填充該腔而形成在絕緣層內。金屬化層或其他類型之導電跡線可形成在金屬接點及絕緣層之部分上，使得可在電晶體閘極電極150與形成在基板110內及基板110內上方之其他裝置之間進行電連接。
    圖2A為具有減少之RTS雜訊之新穎電晶體結構200的俯視圖之圖。此電晶體亦可實施在用於光感測器陣列之積體電路之基板上，但本發明不限於此。電晶體可為如下文描述之感測器陣列之源極隨耦器或任何其他電晶體。電晶體建置在基板上，摻雜層220或植入井形成至該基板中。
    電晶體之源極280及汲極290安置在中心閘極250之任一側上。源極電極接點285、汲極電極接點295及閘極電極接點270允許對電晶體之節點進行電連接。隔離結構255(諸如，STI)形成在源極、汲極及閘極之作用區域周圍。STI可由(例如參見圖2B，形成在STI之任一側上之)STI保護植入層245圍繞。
    與圖1A及圖1B之STI結構對比，在圖2A之實例中，STI外推遠離界定沿著如圖所示之通道區之一部分之額外作用區域之閘極電極下方的作用區域之正常邊界區域。習知佈局中之通道區為在電晶體導電期間具有高電流密度之區域，其中電流之部分沿著在兩側限定其之STI區自源極流向汲極。
    通道電流與其限定STI之相互作用可為RTS雜訊之重要原因。藉由如圖2A所示將STI轉移在閘極電極下方且藉此沿著電晶體通道之一部分擴展作用區域，存在由於通道電流與STI之增加之分隔而導致的減少之相互作用，且因此RTS雜訊減少。然而，此構造可影響電晶體之操作，此係因為通道寬度沿著電晶體之長度可能不恆定。亦可藉由將STI向外轉移在電晶體長度之部分上來影響通道寬度。
    圖2B為沿著圖2A之線B-B截取的圖2A之電晶體結構之橫截面之圖。在圖2A中，可容易看出，STI 255距位於電晶體內部之電晶體通道區或電晶體之植入井220比圖1B中遠。亦可看出，STI保護植入層245亦距電晶體通道區遠。此允許沿著電晶體長度之一部分之電晶體中之較寬通道，從而可能改良其效能。另外，其減少可能由通道附近之STI引起之RTS雜訊。
    如圖1B中，電晶體實施於積體電路之基板210上。對於BSI(背側照明)光感測器，基板可經薄化以改良藍色及綠色響應。結構200包括上面形成摻雜井植入層220(諸如，p型)之基板210。諸如帶有STI保護植入層245之STI的保護性隔離結構255形成在摻雜層220之任一側上。通常使用具有第二導電類型(諸如，n型)之材料形成源極及汲極(未圖示)。閘極氧化物層230形成於通道及STI上。
    電晶體閘極電極250通常由多晶矽組成，且在圖2B之橫截面中展示為形成在閘極氧化物層230之區上。額外層(例如，尤其是絕緣層265)可形成在電晶體閘極電極250及隔離結構255及保護性植入物245之區上。金屬接點(例如，接點270)可藉由蝕刻腔並用金屬填充該腔而形成在絕緣層內。金屬化層或其他類型之導電跡線可形成在金屬接點及絕緣層之部分上，使得可在電晶體閘極電極250與形成在基板內及基板上方之其他裝置之間進行電連接。
    圖3A展示與圖2A中相同之電晶體結構，其經修改以在電晶體之任一側上容納光電二極體225。此等光電二極體類似於圖1A及圖1B中之光電二極體。如圖1A及圖2A中，圖類似於局部去層次之平面圖。閘極電極250耦合至閘極電極接點270。源極275及接點280在閘極之一側上，而汲極290及接點295在閘極之另一側上。電晶體形成在作用區域220中，在位於兩個n型光電二極體225之間的植入井220中之源極275與汲極290之間。源極280及汲極290形成為n型植入物，且藉由其中安置源極及汲極之p型井220而與n型光電二極體隔離。亦藉由下伏於整個結構之p型基板及藉由STI層255(在其存在之情況下)而隔離源極及汲極。在n型光電二極體與電晶體之間不存在STI之情況下，p型植入井215亦可使n型光電二極體與電晶體隔離。
    在所說明之實例中，STI 255用於隔離光電二極體及作用區域及源極隨耦器與任何外部組件，且使其彼此部分隔離。雖然在此圖及一些其他圖中將STI層展示為單一層，但其亦可包括所植入保護層，諸如如圖1B所示之硼保護植入層145。
    與圖2A對比，圖3A中之STI 255不完全圍繞且隔離電晶體之通道。實情為，STI障壁背朝電晶體作用區域且向光電二極體225延伸。此在閘極之兩側上之閘極電極之邊緣附近發生。該STI障壁接著與光電二極體之STI障壁接合。類似地，光電二極體之STI障壁不完全圍繞光電二極體，而是背朝光電二極體且朝向電晶體閘極電極。此使得電晶體之作用區域之一部分不受保護性STI隔離渠溝防護。此亦使得光電二極體之最接近閘極之部分不受保護性STI隔離渠溝防護。因此，電晶體之作用區域沿著其通道之一部分不具有STI，且RTS雜訊減少。
    如圖3A所示，STI 256之額外線在電晶體之周邊與光電二極體之周邊之間延伸。通常，此線將亦包括保護性植入層(未單獨展示)。此線連接電晶體之STI與最近光電二極體之STI。雖然此等線有效地隔離電晶體及光電二極體與其他附近組件(未圖示)，但其不將電晶體與光電二極體彼此隔離。為此，在電晶體及光電二極體之邊緣處形成額外p井215。
    STI障壁藉由界定源極280及汲極290在閘極電極250之邊緣處與通道相遇之作用區域寬度來界定源極隨耦器通道之寬度。然而，源極隨耦器通道之中心區域不具有界定其之STI層。在包括在摻雜層220內且沿著摻雜層220之長度的源極隨耦器之此中心區域中，通道寬度由額外p井215界定。
    參看圖3B，額外p井215可在電晶體通道之任一側上看到且與摻雜層220重疊。圖3B為沿著圖3A中之B-B截取的圖3A之替代性電晶體結構之橫截面之圖。圖3B之電晶體與圖2B之電晶體基本上相同，惟STI之圖案及額外p井除外。如圖所示，圖3B之通道之中心部分之作用區域比圖2B之對應區域大。此額外作用區域之存在主要係以不再限定或界定該區中之通道寬度之STI隔離區域及STI保護植入物為代價。
    額外p井215用以隔離源極隨耦器通道與光電二極體。額外p型井215可通常具有與p摻雜井220相同之摻雜濃度或比p摻雜井220高之摻雜濃度。額外p型井215可通常具有與保護性植入物245之摻雜濃度等效之摻雜濃度。
    對於光感測器陣列，沿著源極隨耦器通道長度之STI區域之一部分之消除(如圖所示)提供了稍微更寬之通道且大大減少了RTS雜訊源。特定形狀、位置及相對大小可經修改以適應任何特定應用。
    圖4至圖6為處於不同形成階段之圖3B的電晶體結構之圖。圖4展示摻雜層220在上面形成為井植入物之基板210。摻雜層220通常形成為具有第一導電類型。舉例而言，第一導電類型可為p型，且第二導電類型可為n型，或反之亦然。摻雜層220可例如為形成在p型基板中之p井。可應用各種等級之摻雜劑植入來形成各種結構及/或調整電晶體電壓臨限值。在一項實例中，在1013/cc至1015/cc之濃度下摻雜摻雜層220。中心摻雜層含有電晶體之作用區域。
    類似地，可在電晶體之任一側上形成光電二極體之n摻雜區域225。光電二極體可被摻雜至1014/cc至1016/cc，此取決於特定實施。額外組件可形成於額外井中，此取決於特定實施例。可使用光致抗蝕劑來覆蓋一些區域來形成此等沈積區域，同時在其他區域上沈積摻雜劑且接著移除光致抗蝕劑，如此項技術中所已知的。
    在圖5中，隔離結構215可形成為摻雜井220之任一側上之井。隔離結構215形成在摻雜井220旁側或與其對接或重疊，且可藉由摻雜或植入第一導電類型(例如，p型)來形成隔離結構215。另外，釘紮層235形成在光電二極體區225上。通常，在形成中心p型井及光電二極體區域之同時，掩蔽隔離區域。接著，在於作用區域之剩餘部分中形成p型隔離區域之同時，掩蔽中心井。
    圖6展示在藉由在作用區域之表面上(即，無STI之任何地方)形成二氧化矽膜而形成閘極氧化物層230之後的結構。除了閘極氧化物層230之外，亦可視需要將隔離及保護植入區域(未圖示)添加至諸如STI區之任一側。針對電晶體閘極電極250沈積多晶矽層。如圖所示，閘極氧化物230將閘極電極250與保護植入區域215分離。閘極電極250可在閘極氧化物區及隔離區215之頂部上延伸。可藉由沈積多晶矽、多晶矽/矽化物，及/或任何其他適宜之導體或金屬層來形成閘極電極250。亦可使用習知製程來形成適宜之金屬包括Ni、W、Ti、Co及此等及其他金屬之矽化物。側壁絕緣間隔件(未圖示)。
    可能在閘極氧化物250及隔離區域245形成之前已形成源極及汲極(未圖示)，但通常在閘極氧化物之後形成源極及汲極。此等元件位於圖中所示之橫截面之平面前方及後方，如圖2A及圖3A中所指示。閘極電極250可使用抗蝕劑及蝕刻方法加以圖案化。
    在一項實施例中，接觸蝕刻終止層(未圖示)可沈積在電晶體之閘極電極上。該接觸蝕刻終止層可為Ti、TiN或具有低電阻率之適宜材料。蝕刻終止層可隨後結合蝕刻使用且可使用CMP薄化。亦可添加所沈積及平坦化之絕緣層265(諸如，BPSG(硼磷矽酸鹽玻璃)、PSG(磷矽酸鹽玻璃)、BSG(硼矽酸鹽玻璃)等)以完成該等裝置。絕緣層可使用例如CMP、抗蝕劑回蝕或旋塗玻璃(SOG)平坦化以形成所得結構。在絕緣層之沈積之後，亦可形成接點及電連接。
    可藉由首先藉助蝕刻或以某一其他方式形成空隙來形成閘極電極接點270。接觸蝕刻終止層可用於控制蝕刻之深度。接觸蝕刻可在閘極電極表面處停止或可被允許在閘極電極內進行。可接著以多種不同方式中之任一者(例如，藉由在蝕刻至絕緣層中之空隙上或空隙內沈積金屬層)來形成閘極接點。可添加金屬化層及額外絕緣層以適應任何特定應用。接點耦合至為簡化圖示而未展示之其他組件或電路。
    圖7為說明本發明之實施例可應用於之背側照明成像系統201之方塊圖。成像系統201之所說明之實施例包括像素陣列206、讀出電路211、功能邏輯216及控制電路221。
    像素陣列206為背側照明成像感測器或像素(例如，像素P1、P2...、Pn)之二維(「2D」)陣列。在一項實施例中，每一像素為互補金屬氧化物半導體(CMOS)成像像素。如所說明，每一像素配置為列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取人、地點或物件之影像資料，該影像資料可接著用於再現該人、地點或物件之2D影像。
    在每一像素已獲取其影像資料或影像電荷之後，影像資料藉由讀出電路211讀出並轉移至功能邏輯216。讀出電路211可包括放大電路、類比至數位(「ADC」)轉換電路或其他電路。功能邏輯216可簡單地儲存影像資料或亦藉由應用影像後期效果(例如，修剪、旋轉、消除紅眼、調整亮度、調整對比度或其他效果)來操縱影像資料。在一項實施例中，讀出電路211可沿著讀出行線(所說明)一次一列而讀出影像資料列，或可使用多種其他技術(未說明，諸如串行讀出或所有像素同時之完全並行讀出)來讀出影像資料。
    控制電路221耦合至像素陣列206以控制像素陣列206之操作特性。舉例而言，控制電路221可產生用於控制影像獲取之快門(shutter)信號。在一項實施例中，快門信號為用於同時啟用像素陣列206內之所有像素以在單一獲取窗期間同時俘獲其相應影像資料之全域快門信號。在替代實施例中，快門信號為捲動快門信號，藉此像素之每一列、行或群組在連續獲取窗期間被循序啟用。
    圖8為說明根據本發明之實施例之在背側照明成像陣列內具有兩個四電晶體(「4T」)像素之像素電路301之電路圖。所說明之像素電路301為用於實施圖2之像素陣列201內之每一像素的一個可能之像素電路架構。然而，應瞭解，本發明之實施例不限於4T像素架構；事實上，得益於本發明之一般熟習此項技術者將理解，本發明教示亦可適用於3T設計、5T設計及各種其他像素架構。
    在圖8中，像素Pa及Pb配置成兩列及一行。每一像素電路301之所說明之實施例包括光電二極體PD、轉移電晶體T1、重設電晶體T2、源極隨耦器(「SF」)電晶體T3、選擇電晶體T4及儲存電容器C1。在操作期間，轉移電晶體T1接收轉移信號TX，該轉移信號TX將光電二極體PD中累積之電荷轉移至浮動擴散節點FD。在一項實施例中，浮動擴散節點FD可耦合至儲存電容器以用於臨時儲存影像電荷。
    重設電晶體T2耦合在電力軌VDD與浮動擴散節點FD之間以在重設信號RST之控制下使像素重設(例如，將FD及PD放電或充電至預設電壓)。浮動擴散節點FD經耦合以控制SF電晶體T3之閘極。SF電晶體T3耦合在電力軌VDD與選擇電晶體T4之間。SF電晶體T3作為源極隨耦器操作，其提供至浮動擴散FD之高阻抗連接。最後，選擇電晶體T4在選擇信號SEL之控制下選擇性地將像素電路300之輸出耦合至讀出行線。
    在一項實施例中，TX信號、RST信號及SEL信號由控制電路221產生。在其中像素陣列206以全域快門操作之實施例中，全域快門信號耦合至整個像素陣列206中之每一轉移電晶體T1之閘極以同時開始自每一像素之光電二極體PD之電荷轉移。或者，捲動快門信號可施加至轉移電晶體T1之群組。
    圖9為根據本發明之實施例之具有重疊像素電路的背側照明成像像素401之混合橫截面及電路圖。成像像素401為像素陣列206內之像素P1至Pn之一個可能之實施。成像像素401之所說明實施例包括基板405、彩色濾光片410、微透鏡415、PD區420、互連擴散區425、像素電路區430、像素電路層435及金屬堆疊440。像素電路區430之所說明實施例包括4T像素(可用其他像素設計替換)及安置在擴散井445上之其他電路431(例如，增益電路、ADC電路、伽馬控制電路(gamma control circuitry)、曝光控制電路等)。
    浮動擴散物450安置在擴散井445內且耦合在轉移電晶體T1與SF電晶體T3之閘極之間。金屬堆疊440之所說明實施例包括由金屬間介電層441及443分離之兩個金屬層M1及M2。儘管圖9僅說明兩層金屬堆疊，但金屬堆疊440可包括用於在像素陣列206之前側上投送信號之更多或更少之層。在一項實施例中，鈍化或釘紮層470安置在互連擴散區425上。最後，STI區域隔離成像像素401與鄰近像素(未說明)。
    如所說明，成像像素401對入射在其半導體晶粒之背側上的光480為光敏性的。藉由使用背側照明感測器，像素電路區430可定位在與光電二極體區420重疊之組態中。換言之，像素電路300可置放在互連擴散區425附近及光電二極體區420與晶粒前側之間，而不會阻止光480到達光電二極體區420。
    藉由將像素電路置放在與光電二極體區420重疊之組態中，與並排組態相反，光電二極體區420不再與像素電路競爭寶貴之晶粒佔據面積。事實上，像素電路區430可增大以適應額外或較大組件，而不減損影像感測器之填充因子。本發明之實施例使得能夠將其他電路431(諸如，增益控制或ADC(類比至數位轉換器)電路(例如，ADC 305))置放在緊密接近相應之光電二極體區420處而不減小像素之敏感度。藉由在緊密接近每一PD區420處插入增益控制及ADC電路，電路雜訊可減少，且雜訊抗擾度得以改良，此係因為PD區420與額外像素內電路之間的電互連較短。此外，背側照明組態提供在金屬堆疊440內之像素陣列206之前側上投送信號之較大靈活性，而不會干擾光480。在一項實施例中，快門信號在金屬堆疊440內投送至像素陣列206內之像素。
    在一項實施例中，像素陣列206內之鄰近像素之PD區420上方的像素電路區430可經分組以產生公共晶粒佔據面積。此公共晶粒佔據面積可除基本3T、4T、5T等像素電路外亦支援共用電路(或像素間電路)。或者，一些像素可將其PD區420上方之其未使用之晶粒佔據面積貢獻給需要額外像素電路空間以實現較大或較先進像素內電路之鄰近像素。因此，在一些實施例中，其他電路431可與兩個或兩個以上PD區420重疊，且甚至可由一或多個像素共用。
    在一項實施例中，基板405用p型摻雜劑摻雜。在此情況下，基板405及生長於其上之磊晶層可稱為p基板。在p型基板實施例中，擴散井445為P+井植入物，而光電二極體區420、互連擴散區425及浮動擴散物450為n型摻雜。浮動擴散物450用來自擴散井445之相反導電類型之摻雜劑摻雜以在擴散井445內產生p-n接面，藉此將浮動擴散物450電隔離。在其中基板405及其上之磊晶層為n型之實施例中，擴散井445亦為n型摻雜，而光電二極體區420、互連擴散區425及浮動擴散物450具有相反p型導電性。
    本發明之所說明之實施例之以上描述(包括摘要中描述之內容)不希望為詳盡的或將本發明限於所揭示之精確形式。雖然本文中出於說明性目的描述本發明之特定實施例及實例，但熟習相關技術者將認識到，在本發明之範疇內各種修改係可能的。
    可鑒於以上詳細描述對本發明作出此等修改。所附申請專利範圍中使用之術語不應解釋為將本發明限於本說明書中揭示之特定實施例。事實上，本發明之範疇應完全由所附申請專利範圍判定，應根據申請專利範圍解釋之已確立之原則來解釋所附申請專利範圍。
    100‧‧‧電晶體結構
    110‧‧‧基板
    120‧‧‧摻雜層/p井
    125‧‧‧光敏區域
    130‧‧‧閘極氧化物層
    135‧‧‧釘紮層
    145‧‧‧STI保護植入層
    150‧‧‧中心閘極電極
    155‧‧‧隔離結構
    165‧‧‧介電層
    170‧‧‧閘極電極接點
    180‧‧‧源極
    185‧‧‧源極電極接點
    190‧‧‧汲極
    195‧‧‧汲極電極接點
    200‧‧‧電晶體結構
    201‧‧‧成像系統
    206‧‧‧像素陣列
    210‧‧‧基板
    211‧‧‧讀出電路
    215‧‧‧p型植入井/隔離結構/保護植入區域
    216‧‧‧功能邏輯
    220‧‧‧p型井/作用區域/植入井/摻雜層
    221‧‧‧控制電路
    225‧‧‧n型光電二極體/n摻雜區域
    230‧‧‧閘極氧化物層
    235‧‧‧釘紮層
    245‧‧‧保護性植入物
    250‧‧‧閘極電極
    255‧‧‧隔離結構/淺渠溝隔離
    256‧‧‧淺渠溝隔離
    265‧‧‧絕緣層
    270‧‧‧閘極電極接點
    275‧‧‧源極
    280‧‧‧源極
    285‧‧‧源極電極接點
    290‧‧‧汲極
    295‧‧‧汲極電極接點
    301‧‧‧像素電路
    401‧‧‧成像像素
    405‧‧‧基板
    410‧‧‧彩色濾光片
    415‧‧‧微透鏡
    420‧‧‧光電二極體區
    425‧‧‧互連擴散區
    430‧‧‧像素電路區
    431‧‧‧其他電路
    435‧‧‧像素電路層
    440‧‧‧金屬堆疊
    441‧‧‧金屬間介電層
    443‧‧‧金屬間介電層
    445‧‧‧擴散井
    450‧‧‧浮動擴散物
    470‧‧‧釘紮層
    480‧‧‧光
    C1...Cx‧‧‧行
    FD‧‧‧浮動擴散節點
    M1‧‧‧金屬層
    M2‧‧‧金屬層
    P1、P2...Pn‧‧‧像素
    PD‧‧‧光電二極體
    R1...Ry‧‧‧列
    RST‧‧‧重設信號
    SEL‧‧‧選擇信號
    SF‧‧‧源極隨耦器
    STI‧‧‧淺渠溝隔離
    T1‧‧‧轉移電晶體
    T2‧‧‧重設電晶體
    T3‧‧‧源極隨耦器電晶體
    T4‧‧‧選擇電晶體
    TX‧‧‧轉移信號
    VDD‧‧‧電力軌
    圖1A為在積體電路之基板上實施之習知電晶體結構的局部去層次之俯視圖之圖。
    圖1B為沿著圖1A之習知電晶體之線B-B的橫截面圖之圖。
    圖2A為根據本發明之一實施例在積體電路之基板上實施之經改良電晶體結構的局部去層次之俯視圖之圖。
    圖2B為根據本發明之一實施例沿著圖2A之經改良電晶體結構的圖2A之線B-B之橫截面圖之圖。
    圖3A為根據本發明之一實施例在積體電路之基板上實施之具有鄰近光電二極體之經改良電晶體結構的局部去層次之俯視圖之圖。
    圖3B為根據本發明之一實施例沿著圖3A之經改良電晶體結構的圖3A之線B-B之橫截面圖之圖。
    圖4為根據本發明之一實施例包括植入井之圖3B之電晶體的開始層之橫截面圖之圖。
    圖5為根據本發明之一實施例包括保護性植入物的圖4之結構之橫截面圖之圖。
    圖6為根據本發明之一實施例包括閘極氧化物及閘極電極的圖5之結構之橫截面圖之圖。
    圖7為說明根據本發明之一實施例之背側照明成像系統之方塊圖。
    圖8為說明根據本發明之一實施例之在背側照明成像系統內具有兩個4T像素的像素電路之電路圖。
    圖9為根據本發明之一實施例之具有重疊像素電路之背側照明成像像素之混合橫截面及電路圖。
    215‧‧‧p型植入井/隔離結構/保護植入區域
    220‧‧‧p型井/作用區域/植入井/摻雜層
    225‧‧‧n型光電二極體/n摻雜區域
    250‧‧‧閘極電極
    255‧‧‧隔離結構/淺渠溝隔離
    256‧‧‧淺渠溝隔離
    270‧‧‧閘極電極接點
    275‧‧‧源極
    280‧‧‧源極
    290‧‧‧汲極
    295‧‧‧汲極電極接點
    权利要求:
    Claims (20)
    [1] 一種電路，其包含：具有一源極、一汲極及介於該源極與該汲極之間的一閘極之一影像感測器之一互補金屬氧化物半導體電晶體，該電晶體具有用以在該閘極之影響下耦合該源極與該汲極之一通道；及一隔離障壁，其圍繞該源極及該汲極之一周邊以將該源極及該汲極與其他裝置隔離，其中該隔離障壁距該通道之中心部分某一距離。
    [2] 如請求項1之電路，其中該隔離障壁距該通道之該中心部分比距該源極及該汲極附近之該通道遠。
    [3] 如請求項1之電路，其中該隔離障壁包含淺渠溝隔離。
    [4] 如請求項1之電路，其中該隔離障壁在該源極及該汲極與該閘極之一交叉點附近提供該通道之一邊界。
    [5] 如請求項1之電路，其進一步包含該影像感測器之一光電二極體，該電晶體具有一第一導電類型，且該光電二極體具有一第二導電類型；且其中該通道之該中心部分與該光電二極體之間不存在該隔離障壁。
    [6] 如請求項5之電路，其進一步包含介於該通道與該光電二極體之間的一隔離區域，該隔離區域具有該第一導電類型以隔離該通道與該光電二極體。
    [7] 如請求項6之電路，其中該隔離區域用以在無該隔離障壁之情況下隔離該通道。
    [8] 如請求項7之電路，其中由該隔離區域隔離下伏於該電晶體之該閘極下方之該通道之一中心部分，且由該隔離障壁隔離在該電晶體之該源極及汲極附近之該通道之部分。
    [9] 如請求項5之電路，其中該電晶體包含一源極隨耦器電晶體，且其中該隔離障壁包含介於該電晶體源極與該光電二極體之間及介於該電晶體汲極與該光電二極體之間的淺渠溝隔離。
    [10] 如請求項6之電路，其中該隔離區域經摻雜以具有該第一導電類型，且其中該隔離區域被摻雜至與該通道相等或比該通道高之一濃度。
    [11] 如請求項6之電路，其中中心通道與該隔離區域鄰接，且其中該光電二極體鄰近於該隔離區域。
    [12] 一種光感測器陣列，其包含：複數個互補金屬氧化物半導體源極隨耦器電晶體，其每一者形成在一半導體材料之一相應井內，該等井具有一第一導電類型，每一電晶體具有一源極、一閘極及一汲極及下伏於該閘極下方之一中心通道；形成在該半導體材料中之複數個光電二極體，其每一者形成在具有一第二相反導電類型之一井中且具有一偵測器區域；及介於每一相應中心通道之一第一部分與一對應之光電二極體之間的一隔離區域，該隔離區域形成在該半導體材料內作為具有該第一導電類型之一井以隔離該電晶體與該光電二極體。
    [13] 如請求項12之光感測器陣列，其進一步包含介於該源極與該光電二極體之間及介於該汲極與該光電二極體之間的淺渠溝隔離。
    [14] 如請求項12之光感測器陣列，其中該隔離區域與該中心通道鄰接。
    [15] 如請求項12之光感測器陣列，其中該隔離區域距該中心通道遠。
    [16] 如請求項12之光感測器陣列，其中該電晶體形成在該半導體材料之一p型植入井中，且其中該隔離區域形成為具有與該電晶體植入井之摻雜相等或比該電晶體植入井之摻雜高的一摻雜之一p型植入井。
    [17] 一種方法，其包含：在一半導體材料內提供一經摻雜區以形成一電晶體之一中心通道；在該經摻雜區之任一側上形成互補經摻雜區以分別形成該電晶體之一源極及一汲極；藉由較重地摻雜該半導體材料而在該中心通道旁側形成一隔離區域；在該經摻雜區之該中心通道上形成一閘極氧化物層；及在該閘極氧化物層上形成一電晶體閘極電極。
    [18] 如請求項17之方法，其進一步包含在該隔離區域之與該電晶體相對之一側上在該隔離區域附近形成一互補經摻雜光電二極體。
    [19] 如請求項17之方法，其中形成一隔離區域包含形成與該中心通道鄰接之該隔離區域。
    [20] 如請求項17之方法，其進一步包含在該源極與該光電二極體之間及在該汲極與該光電二極體之間形成淺渠溝隔離。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI479598B|2015-04-01|介於具有額外作用區域之半導體裝置之間之隔離區域
    US10748955B2|2020-08-18|Image sensor with conductive pixel separation structure and method of manufacturing the same
    US20130056809A1|2013-03-07|Image Sensor with Reduced Noiseby Blocking Nitridation Over Selected Areas
    TWI520316B|2016-02-01|嵌入傳送閘
    US7365409B2|2008-04-29|Two-transistor pixel with buried reset channel and method of formation
    EP1883969B1|2010-11-24|Isolation process and structure for cmos imagers
    KR20080019231A|2008-03-03|안티-블루밍 절연을 가진 컬러 픽셀 및 형성 방법
    KR101515697B1|2015-04-27|Bsi 이미지 센서를 위한 금속 실드 구조 및 방법
    US20090065829A1|2009-03-12|Image Sensor and Method for Manufacturing the Same
    US10741592B2|2020-08-11|Image sensors with multi-photodiode image pixels and vertical transfer gates
    KR20100012641A|2010-02-08|이미지센서 및 그 제조방법
    KR100997328B1|2010-11-29|이미지센서 및 그 제조방법
    KR20100036731A|2010-04-08|이미지센서 및 그 제조방법
    TWI511278B|2015-12-01|具有藉由使用光阻阻擋氮化之經減少的雜訊之影像感測器
    TWI718760B|2021-02-11|Cmos圖像感測器及形成圖像感測器的方法
    US20210210532A1|2021-07-08|Image sensor with overlap of backside trench isolation structure and vertical transfer gate
    TWI679755B|2019-12-11|用於全局式快門的互補式金屬氧化物半導體影像感測器
    US20100164046A1|2010-07-01|Image sensor and method for manufacturing the same
    KR101063651B1|2011-09-14|이미지센서 및 그 제조방법
    KR101002167B1|2010-12-17|이미지센서 및 그 제조방법
    KR20100080216A|2010-07-08|이미지센서 및 그 제조방법
    KR20100078210A|2010-07-08|이미지 센서 및 이의 제조 방법
    同族专利:
    公开号 | 公开日
    CN103000643A|2013-03-27|
    CN103000643B|2016-01-20|
    HK1180455A1|2013-10-18|
    US8471316B2|2013-06-25|
    TWI479598B|2015-04-01|
    US20130056808A1|2013-03-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN1217416C|2001-07-06|2005-08-31|联华电子股份有限公司|互补式金氧半图像感测器及其制造方法|
    CN100550437C|2005-08-31|2009-10-14|富士通微电子株式会社|光电二极管、固体拍摄装置及其制造方法|
    US20100140668A1|2008-12-08|2010-06-10|Stevens Eric G|Shallow trench isolation regions in image sensors|US8994082B2|2011-09-30|2015-03-31|Taiwan Semiconductor Manufacturing Company, Ltd.|Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise|
    FR2984607A1|2011-12-16|2013-06-21|St Microelectronics Crolles 2|Capteur d'image a photodiode durcie|
    WO2014002361A1|2012-06-26|2014-01-03|パナソニック株式会社|固体撮像装置及びその製造方法|
    JP6121837B2|2013-08-02|2017-04-26|ソニーセミコンダクタソリューションズ株式会社|撮像素子|
    KR20160085623A|2015-01-08|2016-07-18|삼성전자주식회사|이미지 센서|
    US9570395B1|2015-11-17|2017-02-14|Samsung Electronics Co., Ltd.|Semiconductor device having buried power rail|
    US10505020B2|2016-10-13|2019-12-10|Avago Technologies International Sales Pte. Limited|FinFET LDMOS devices with improved reliability|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/227,099|US8471316B2|2011-09-07|2011-09-07|Isolation area between semiconductor devices having additional active area|
    [返回顶部]